

### 3.2.3.4 AMPLIFICADOR DE SALIDA

Esta etapa tiene la finalidad de elevar el nivel de la corriente, en el primario de los transformadores de pulso, de manera que estos transfieran suficiente energía al secundario, para manejar las puertas de los thyristores. Esta formada por transformadores MOSFET de potencia del tipo MTP5N40, figura 24, que permite manejar hasta 4 Amp con 400 volt, y un diodo tipo 1N4005 en paralelo al primario, con el objeto de extinguir la corriente en el primario del transformador de pulso, manteniendo la tensión en el circuito de control en valores seguros.

### 3.2.3.5 DESACOPLE DE ETAPAS DE CONTROL Y POTENCIA

Esta etapa esta formada por los transformadores de pulso, que se encargan de aislar la etapa de potencia de la de control, se construyen con un núcleo de ferrita, sobre el cual se devanan tres bobinas aisladas eléctricamente una de la otra, se debe tomar la precaución de aislarlas correctamente, pues los bornes del secundario estarán expuestos a los niveles de tensión que se generarán en los SCR al producirse las correspondientes commutaciones. En el punto 3.2.2, se considera, el poder disponer del transformador de pulso, que pueda mantener, la señal por 500useg. Con los que se dispone no es posible lograr ese rango voltajetiempo. Para subsanar ese inconveniente y poder lograr mantener el ancho mínimo recomendado, se puede generar un tren de pulsos con duración total de 500useg, con un ancho de cada pulso igual al máximo permitido por los transformadores usados, al realizar las pruebas con estos transformadores se obtuvo sus mejores características para un tren de pulsos 40 KHz con ciclo de trabajo

secundarios de cada transformador son alambrados, de manera tal, que presenten, en cada puerta de los SCR, el par de pulsos desfasados  $60^\circ$  como se indicó en 3.2.2 , en la figura 24 se muestran los transformadores y sus secundarios con la interconexión correspondiente. El diodo colocado a la salida es con el fin de rectificar los pulsos en el secundario, tomando solo los positivos, protegiendo así las puertas de los SCR.

### 3.2.3.5 DETECTOR DE SECUENCIA DE FASES

La finalidad de este módulo es la de asegurar, en el módulo GENERADOR DE PULSOS, siempre se encuentre la correcta secuencia en las señales de sincronización. En caso de no cumplirse, el puente funcionara erróneamente. Este módulo genera un señal luminosa de alarma, de manera que el operario proceda a realizar las correcciones en la secuencia de fases. La figura 25 muestra el montaje. Esta formado por una compuerta NAND que realiza el




Figura 26: Circuito detector de secuencia de fases

producto lógico negado de las salidas escogidas del primer TCA 785 y el tercero, en la figura 26 se muestra, para una secuencia de fases correcta, el diagrama de temporización que se genera. Como puede observarse, con secuencia correcta la compuerta siempre tendrá a su salida un nivel lógico alto. Por el contrario, si la secuencia es incorrecta, figura 27, se generara a su salida, por un instante, un nivel lógico bajo. La salida de esta compuerta es llevada a la entrada S de un latch RS (almacén asincrónico), realizado en lógica alambrada, con dos compuertas




Figura 27: Diagrama de temporización para secuencia de fase correcta




Figura 28: Diagrama de temporización para secuencia de fase incorrecta

NAND, que permitirá retener la información de la etapa anterior. El latch RS es controlado en su entrada R, para recolocarlo, en cada ciclo de la onda de referencia. La salida Q del latch se lleva a un diodo emisor de luz (LED rojo). De acuerdo a los diagramas de temporización este LED permanecerá apagado mientras la secuencia sea la correcta, y permanecerá encendido desde el

la secuencia sea la correcta, y permanecerá encendido desde el momento de detectar el pulso de secuencia incorrecta, hasta el pulso de recolocación del latch. El efecto para el observador, es de una señal constante de advertencia.

## **4 RESULTADOS Y RECOMENDACIONES**

Los ensayos para la determinación del modelo de la máquina DC son sencillos, se deben usar aparatos de medida de buena precisión y realizar cuidadosamente las medidas para que los resultados sean confiables. El inconveniente que se presento fue en la medida de la velocidad y potencia para el caso de separación de pérdidas, en el cual, la medida, debe ser lo más precisa posible. En éste se uso el efecto estroboscopico para obtener la velocidad de sincronismo, que permite buena precisión, pero que se perdió en el wattímetro usado. Es recomendable, para afinar mejor los resultados, el uso de dos wattímetros en serie, tomando las correspondientes medidas de protección en cada uno, uno para la medida de potencias del orden de cientos de watt y otro para decenas de watt.

La máquina DC usada presento problemas de aislamiento en los bornes de conexión del campo. Se tuvieron que cambiar para solucionar el problema. La causa principal del daño se debe a lo altamente inductivo del circuito del campo, que causa, en cada desconexión del campo, un alto esfuerzo dieléctrico en el aislamiento que con el tiempo lo fue deteriorando.

El modelo de la máquina se puede mejorar, si se usan ensayos que tomen en cuenta la verdadera contribución de cada parámetro en el circuito.

La simulación del modelo, revela el comportamiento de la máquina , lo que permite ajustarlo a real. Se debe ser cuidadoso en el uso de la herramienta de computación para evitar los pro-

blemas de convergencia que ésta presenta.

Las pruebas con el CI TCA 785 permitieron comprobar, que este dispone, de las funciones mínimas necesarias para lograr el accionamiento por control de fase, a saber: Sincronización de la señal, Comparación con niveles de referencia, Generación de pulsos de disparo y lógica de control.

Al hacer las pruebas con los transformadores de pulso se pudo determinar, que, con un numero de espiras (12), en cada devanado, relación 1:1:1, y el núcleo de ferrita de que se dispone, se logra obtener pulsos a la salida, de 12 volt en vacío, con un ancho máximo de 10 useg, con una corriente pico en el primario de 2,5 amp. No se puede aumentar más la corriente, pues se corre el peligro de exceder la capacidad del alambre conductor usado en los devanados. El tamaño del núcleo no permite, manteniendo un aislamiento adecuado entre devanados, aumentar el número de espiras.

Para subsanar el problema, de lo angosto del pulso, se optó por la solución descrita en 3.2.3.4.

Con una carga en el secundario, similar a la que presenta la puerta del SCR, 25 ohm, la tensión pico, en el secundario baja a 2 volt, manteniendo las mismas condiciones en el primario. Con este último resultado, comparando con los datos de la puerta de los SCR, se pudo establecer, que, el trasformador así diseñado, puede manejar los niveles de tensión y corriente requeridos por el thyristor.

Al colocar el SCR se obtuvo el mismo resultado anterior.

Los primeros ensayos con el montaje completo, permito obser-

var, la necesidad, de asegurar que, la secuencia de fase, fuese la correcta. Con secuencia incorrecta, el funcionamiento es errático, el control es discontinuo, no habiendo una relación continua lineal entre la posición del potenciómetro y el ángulo de disparo de los SCR del puente.

Con secuencia correcta y cargando el puente con resistencias se obtuvieron las formas de onda esperadas en teoría.

Se presento una falla en uno de los transformadores de pulso, por lo que hubo de mejorarse el aislamiento entre devanados.

Dentro de cierto rango, de ángulos de disparo, se presento un alto nivel de ruido en la fuente de alimentación, del circuito de control, haciendo que el puente funcionase en forma errática, al producirse pulsos de disparo aleatorios. En función de tratar de eliminar la falla, se hizo un mejor filtraje de la alimentación de cada circuito integrado, y se cambio el oscilador de tecnología bipolar por tecnología MOS, disminuyendo el fenómeno. Es recomendable usar una fuente de alimentación con mayor capacidad y que permita un mejor filtraje del ruido. Así como tambien realizar un buen blindaje del circuito de control.

La respuesta del puente no es inmediata a los cambios, en el potenciómetro de ajuste del ángulo de disparo, esto es debido a la protección que se ha añadido con el condensador de retardo, de esta manera el arranque, en condiciones normales, es suave sin exigir un cambio abrupto de la corriente.

Comparativamente entre el sistema anterior de accionamiento y este diseño, este montaje ocupa menos espacio, presenta un mejor rizado de la onda, la caída de tensión en los dispositivos

es menor, el mantenimiento es menos costoso y menos frecuente. Con circuitos adicionales sencillos es posible usarlo como inversor y, además, lograr el control a lazo cerrado; de velocidad, para accionamientos a velocidad constante y ajustable, y de corriente para una mejor protección electrónica del sistema. En favor del sistema anterior, este presenta menos contenido armónico a bajas velocidades que el diseño montado, y dispone de protecciones más sencillas.

En general el diseño es capaz de accionar la máquina DC pudiendo regular, manualmente, con la ayuda de un simple potenciómetro, la velocidad. Sin embargo, para que el diseño sea más confiable se le debe agregar otras protecciones electrónicas sencillas de implementar, tales como; Detección de sobrecorriente; Detección de perdida de campo, estas son posible realizar con el uso de sensores de corriente de efecto Hall, en conjunto con comparadores; Detección de perdida de fase, posible realizarla con lógica alambrada y las salidas de los TCA 785.; Detección de velocidad cero, para el arranque automático; Detección de corriente cero, para el funcionamiento como inversor; y otras según el accionamiento que se pretenda realizar .

## 5 CONCLUSIONES

- 5.1 .- El modelo de la máquina no corresponde al dado tradicionalmente
- 5.2 .- La obtención de un modelo real de la máquina es una tarea laboriosa y requiere de instrumentos de buena precisión
- 5.3 .- Se debe tomar precauciones en el aislamiento de los transformadores de pulso, más si estos son ensamblados por el usuario.
- 5.4 .- El montaje realizado es fácil de entender y aplicar, gracias al CI TCA 785.
- 5.5 .- El puente, con el diseño de las protecciones adicionales, sera un equipo con grandes méritos para el uso didáctico en la enseñanza de Ingenieria Eléctrica y Electrónica de Potencia.
- 5.6 .- La circuiteria montada puede ser aplicada a otros tipos de convertidores sin grandes cambios. Como es el caso de Convertidores AC/AC
- 5.7 .- El Software usado para la simulación es sencillo de manejar y da una respuesta, relativamente rápida, del comportamiento del circuito.
- 5.8 .- Se debe tener precauciones, en el uso del PSpice, para evitar problemas de convergencia.

## BIBLIOGRAFIA

- 1 Paresh C. Sen "Electric Motor Drivers and Control-Past, Present, and Future", IEEE Trans. Industry Appl. Vol 37 No 6 Diciembre 1990.
- 2 S. A. Nasar "Electromecánica y Máquinas Eléctricas" Limusa. 1982.
- 3 S. J. Chapman. "Máquinas Eléctricas" Mc Graw Hill. 1989
- 4 G. McPherson. "Introducción a Máquinas Eléctricas y Transformadores". Limusa. 1987.
- 5 Barna Szabados. "Dynamic Measurements of the Main Electrical Parameters of a Dc Machine" IEEE Vol IGA-7 Nol. Enero/Febrero 1971.
- 6 Vincent G. Bello "Electrical models of mechanical units Widening simulator's scope" EDN. Marzo 28, 1991
- 7 Muhammad H. Rashid. "SPICE for Circuits and Electronics Using PSpice" Prentice-Hall International, Inc. 1990.
- 8 B. R. Pelly "Thyristor Phase-Controlled Converters and Cycloconverters" John Wiley & Sons, 1971.
- 9 P. C. Sen. "Thyristor DC Drives" John Wiley & Sons. 1981.
- 10 Alvert Kloss "A Basic Guide to Power Electronics" John Wiley & Sons, 1984
- 11 General Electric Co., "General Electric SCR Manual, Fifth Edition, Electronics Park, Syracuse, NY, 1977.
- 12 G K Dubey "Thyristorised Power Controllers" John Wiley & Sons, 1987.
- 13 Werner Schott. "Rectifier Converter Using Thyristors and the TCA 785 Integrated Phase Control" Part 1. Siemens Components XX (1985) No 4.
- 14 Siemens Aktiengesellschaft 1987 pp304-320
- 15 Werner Schott. "Rectifier Converter Using Thyristors and the TCA 785 Integrated Phase Control" Part 2. Siemens Components XX (1985) No 5.

**ANEXO 1**

**Figura 3: REGISTRO DE CAIDA DE VELOCIDAD SIN EL CAMPO DE EXCITACION CONECTADO**  
EJE X(1:4 seg) , EJE Y( 21.6 cm = 2000 rpm).





Figura 4: REGISTRO DE CAIDA DE VELOCIDAD CON EL CAMPO ENERGIZADO  
EJE X(1:4 seg) , EJE Y( 21.1 cm = 1800 rps).



\*MODELO DE UNA MÁQUINA DC  
\*DE EXCITACIÓN INDEPENDIENTE CON COEFICIENTE DE FRICTION CTE  
VIN 1 0 PWL(0 0 03 230 9 240 12 240 12.05 305 12.2 275 19 275 19.5 0 22 0)  
VEXP 2 1 EXP( 0 35 12.2 1 19 .5)  
D1 2 3 DMOD  
RA 3 4 1.58  
LA 4 5 16.2MH ic=0.0  
VA 5 6 0.0  
EB 6 0 7 0 1.40  
FTM 0 10 VA 1.40  
RBM 7 0 118.48  
CJM 7 0 0.18 ic=0.0  
ETC 8 0 7 0 9.549  
RTC 8 0 16  
V107 10 7 0.0  
RSAL 7 0 10MEG  
RPRO 10 0 10MEG

\*MODELO DE UNA MÁQUINA DC  
\*DE EXCITACIÓN INDEPENDIENTE CON PAR DE FRICTION Y DE CARGA CTE  
VIN 1 0 PWL(0 0 03 230 9 240 12 240 12.05 305 12.2 275 19 275 19.5 0 22 0)  
VEXP 2 1 EXP( 0 35 12.2 1 19 .5)  
D1 2 3 DMOD  
RA 3 4 1.58  
LA 4 5 16.2MH ic=0.0  
VA 5 6 0.0  
EB 6 0 7 0 1.40  
FTM 0 10 VA 1.40  
CJM 7 0 0.18 ic=0.0  
ITL 10 0 19  
ETC 8 0 7 0 9.549  
RTC 8 0 16  
S1 10 7 10 0 5MOP  
RSAL 7 0 10MEG  
RPRO 10 0 10MEG

**ANEXO 2**

INTERNATIONAL RECTIFIER



## IRKT26, 41,56,71,91; IRKH26, 41, 56, 71, 91; IRKL26, 41, 56, 71, 91; SERIES


**25A, 40A, 55A, 70A, 90A, ADD-A-pak™ power  
thyristor/diode and thyristor/thyristor modules**

### Description

The IRK Series of ADD-A-paks use power diodes and power thyristors in a variety of circuit configurations. The semiconductors are electrically isolated from the metal base, allowing common heatsinks and compact assemblies to be built. They can be interconnected to form single or three phase bridges or AC controllers. These modules are intended for general purpose phase control applications in converters, battery chargers, regulated power supplies, lighting circuits, and temperature and motor speed control circuits.

### Features

- Glass passivated junctions for greater reliability.
- Electrically isolated base plate.
- Standard JEDEC package.
- Simplifies mechanical designs, rapid assembly.
- Auxiliary cathode terminals for wiring convenience.
- High surge capability.
- Wide choice of circuit configurations.
- Large creepage distances.
- UL recognised



### Major ratings and characteristics

	IRKT26..	IRKT41..	IRKT56..	IRKT71..	IRKT91..		IRKT... + o -> o <- o -
I <sub>T(AV)</sub>	25	40	55	70	90	A	
I <sub>O(RMS)</sub> <sup>(1)</sup>	55.5	89	122	155	200	A	
I <sub>TSM</sub>	50Hz	595	850	1310	1665	A	
	60Hz	625	890	1370	1740	A	
I <sup>2</sup> <sub>t</sub>	50Hz	1770	3610	8500	13 860	A <sup>2</sup> s	
	60Hz	1615	3300	7815	12 560	A <sup>2</sup> s	
I <sup>2</sup> <sub>v</sub>	17 700	36 125	85 600	138 600	159 100	A <sup>2</sup> <sub>v</sub> s	
V <sub>RRM</sub>			400 to 1200			V	
T <sub>J</sub>			-40 to 125			°C	

NOTE: Fast recovery/fast T<sub>q</sub> versions also available. Contact IR sales office for more information.

<sup>(1)</sup> At AC switch

## ELECTRICAL SPECIFICATIONS

### Voltage Ratings

Type number	Voltage Code	V <sub>RRM, max.</sub> repetitive peak reverse voltage	V <sub>RSM, max.</sub> non-repetitive peak reverse voltage	V <sub>DRM, max.</sub> repetitive peak off-state voltage, gate open circuit
IRKT26..	IRKH26..	IRKL26..	-04	400
IRKT41..	IRKH41..	IRKL41..	-06	600
IRKT56..	IRKH56..	IRKL56..	-08	800
IRKT71..	IRKH71..	IRKL71..	-10	1000
IRKT91..	IRKH91..	IRKL91..	-12	1200

### On-State

	IRKT26..	IRKT41..	IRKT56..	IRKT71..	IRKT91..	Units	Conditions	
I <sub>T(AV)</sub> Max. average on-state current (THYRISTORS)	25	40	65	70	90	A	180° conduction, half sine wave, T <sub>J</sub> = 85°C	
I <sub>F(AV)</sub> Max. average forward current (DIODES)	25	40	65	70	90	A		
I <sub>O(RMS)</sub> Max. continuous RMS on-state current. As AC switch.	55.5	89	122	155	200	A	 OR 	
I <sub>TSM</sub> Max. peak, one-cycle non-repetitive on-state or forward current	500	715	1100	1400	1500	A	t = 10ms	100% V <sub>RRM</sub> resupplied
	525	750	1150	1470	1570	A	t = 8.3ms	Sinusoidal half wave, initial T <sub>J</sub> = T <sub>J</sub> max.
I <sub>FSM</sub>	595	850	1310	1665	1785	A	t = 10ms	
	625	890	1370	1740	1870	A	t = 8.3ms	No voltage resupplied
	660	950	1410	1820	1915	A	t = 10ms	T <sub>J</sub> = 25°C, no voltage resupplied
	690	995	1475	1905	2005	A	t = 8.3ms	
I <sup>2</sup> t Max. I <sup>2</sup> t for fusing	1250	2555	6050	9800	11,250	A <sup>2</sup> s	t = 10ms	100% V <sub>RRM</sub> resupplied
	1145	2330	5525	8960	10,270	A <sup>2</sup> s	t = 8.3ms	Initial T <sub>J</sub> = T <sub>J</sub> max.
	1770	3610	8500	13,860	15,910	A <sup>2</sup> s	t = 10ms	
	1615	3300	7815	12,560	14,525	A <sup>2</sup> s	t = 8.3ms	No voltage resupplied
	2170	4500	9940	16,550	18,330	A <sup>2</sup> s	t = 10ms	T <sub>J</sub> = 25°C, no voltage resupplied
	1980	4100	9055	15,080	16,700	A <sup>2</sup> s	t = 8.3ms	
I <sup>2</sup> $\sqrt{t}$ Max. I <sup>2</sup> $\sqrt{t}$ for (1) fusing	17,700	36,125	85,800	138,600	159,100	A <sup>2</sup> $\sqrt{s}$	t = 0.1 to 10ms, no voltage resupplied	
V <sub>T(TO)</sub> Max. value of threshold voltage	0.9	0.95	0.85	0.95	0.85	V	T <sub>J</sub> = 125°C	
r <sub>T</sub> Max. value of on-state slope resistance	12	5	3.5	2.6	2.3	mΩ	T <sub>J</sub> = 125°C	
V <sub>TM</sub> Max. peak on-state or forward voltage	1.90	1.75	1.40	1.55	1.55	V	I <sub>TM</sub> = π × I <sub>T(AV)</sub>	T <sub>J</sub> = 25°C
V <sub>FM</sub>	1.90	1.75	1.40	1.55	1.55	V	I <sub>FM</sub> = π × I <sub>F(AV)</sub>	180° conduction
di/dt Max. non-repetitive rate-of-rise of turned on current	150	150	150	150	150	A/μs	T <sub>J</sub> = 25°C, from 0.67 V <sub>DRM</sub> . I <sub>TM</sub> = π × I <sub>T(AV)</sub> , I <sub>g</sub> = 500mA, t <sub>r</sub> < 0.5 μs, t <sub>p</sub> > 6 μs	
I <sub>H</sub> Max. holding current	200	200	200	200	200	mA	T <sub>J</sub> = 25°C, anode supply = 6V, resistive load, gate open circuit	
I <sub>L</sub> Max. latching current	400	400	400	400	400	mA	T <sub>J</sub> = 25°C, anode supply = 6V, resistive load	

**ELECTRICAL SPECIFICATIONS**
**Triggering**

<b>PGM</b>	Max. peak gate power	10	10	10	12	12	W	
<b>P<sub>G(AV)</sub></b>	Max. average gate power	2.5	2.5	2.5	3.0	3.0	W	
<b>i<sub>GM</sub></b>	Max. peak gate current	2.5	2.5	2.5	3.0	3.0	A	
<b>-V<sub>GM</sub></b>	Max. peak negative gate voltage	10	10	10	10	10	V	
<b>V<sub>GT</sub></b>	Max. gate voltage required to trigger	3.5	3.5	3.5	3.5	3.5	V	T <sub>J</sub> = -40°C
		2.5	2.5	2.5	2.5	2.5	V	T <sub>J</sub> = 25°C
		1.5	1.5	1.5	1.5	1.5	V	T <sub>J</sub> = 125°C
<b>i<sub>GT</sub></b>	Max. gate current required to trigger	250	250	250	270	270	mA	T <sub>J</sub> = -40°C
		100	100	100	120	120	mA	T <sub>J</sub> = 25°C
		50	50	50	60	60	mA	T <sub>J</sub> = 125°C
<b>V<sub>GD</sub></b>	Max. gate voltage that will not trigger	0.2	0.2	0.2	0.25	0.25	V	T <sub>J</sub> = 125°C, rated V <sub>DRM</sub> applied
<b>i<sub>GD</sub></b>	Maximum gate current that will not trigger	5.0	5.0	5.0	6.0	6.0	mA	

**Blocking**

<b>dv/dt*</b>	Max. critical rate-of-rise of off-state voltage	500	500	500	500	500	V/μs	T <sub>J</sub> = 125°C, exponential to 0.67 V <sub>DRM</sub> , gate open circuit
<b>IRM</b>	Max. peak reverse and off-state leakage current at V <sub>RRM</sub> , V <sub>DRM</sub>	15	15	15	20	20	mA	T <sub>J</sub> = T <sub>J</sub> max., gate open circuit
<b>IDM</b>								
<b>V<sub>INS</sub></b>	RMS isolation voltage	2500	2500	2500	2500	2500	V	50 Hz, circuit to base

**THERMAL AND MECHANICAL SPECIFICATIONS**

<b>T<sub>J</sub></b>	Junction operating temperature range	-40 to 125					°C	
<b>T<sub>stg</sub></b>	Storage temperature range	-40 to 125					°C	
<b>R<sub>thJC</sub></b>	Max. internal thermal resistance, junction to case	0.4	0.3	0.25	0.195	0.145	K/W	Per module, D.C. operation
<b>R<sub>thCS</sub></b>	Max. thermal resistance case to heatsink	0.1					K/W	Mounting surface flat, smooth and greased.
<b>T</b>	Mounting torque ± 10%	5					Nm	A mounting compound is recommended and the torque should be rechecked after a period of about 3 hours to allow for the spread of the compound.
	ADD-A-pak to heatsink	3					Nm	
<b>WT</b>	Approximate weight	140 5					g oz	
	Case style	TO-240AA						JEDEC

\* Available with dv/dt = 1000V/μs, to complete code add S90 i.e. IRKT91-12 S90


(1)  $i^2t$  for time  $t_x = i^2 \sqrt{t} + \sqrt{t_x}$ .

**ANEXO 3**


**208 Volt System**
• 150 KVA Trans. / 208 Volts


**Figure 1**

**150 KVA  
Transformer**  
**1.5%  
Impedance**  
**208 Volts**



**Figure 2**

**150 KVA  
Transformer**  
**2.0%  
Impedance**  
**208 Volts**



**3C System**

G-4003-6-15A




Figure 3


**150 KVA  
Transformer**

**4.5%  
Impedance**

**208 Volts**

**ANEXO 4**

INTERNATIONAL RECTIFIER





**SF70P and SF70PB SERIES**  
**700 Volt ampklip™ Semiconductor Fuses**

**Description/Features**

Designed specifically to protect semiconductor devices

- 700 volts RMS, 10 to 600 amps RMS
- High dc voltage ratings
- Pure silver links
- Links welded to contacts
- Rated by semiconductor specialists
- UL recognized



Fuses are rated in RMS current. Rectifier circuit designs are often based on average current. During steady-state operation the fuse must not be operated in excess of its maximum RMS current rating.

#### Electrical Specifications

SERIES	SF70P and SF70PB	UNITS
Maximum RMS voltage	700	V RMS
Maximum peak voltage	1000	V
Maximum dc voltage [refer to Figure 13]	—	V dc
Maximum arc voltage	1200	V
Interrupting capacity	200,000	A RMS

#### Thermal-Mechanical Specifications

Forced cooling current re-rating factor, 900 lfm	1.2	
Maximum ambient temperature	150	°C
Maximum deadweight axial loading	5	lbs

#### Device Ratings

PART NUMBER	NOMINAL RMS CURRENT RATING (A) <sup>(1)</sup>	FUSE RESISTANCE		MELTING I <sub>2t</sub> (A <sup>2</sup> sec)	MAX. TIGHTENING TORQUE (LB-FT)	WEIGHT (OZ.)
		COLD <sup>(2)</sup> (mΩ)	HOT <sup>(3)</sup> (mΩ)			
SF70P10	10	27.5	44	3	—	0.9
SF70P15	15	16.5	26.4	8	—	0.9
SF70P20	20	10.35	16.6	26	—	0.9
SF70P25	25	7.5	12.0	38	—	0.9
SF70P30	30	5.9	9.45	80	—	0.9
SF70P35	35	3.7	5.9	170	7	3.75
SF70P40	40	3.3	5.3	210	7	3.75
SF70P50	50	2.75	4.4	300	7	3.75
SF70P60	60	2.35	3.8	400	7	3.75
SF70P70 <sup>t</sup>	70	2.05	3.55	530	7	4.75
SF70P80 <sup>t</sup>	80	1.8	3.15	670	7	4.75
SF70P90 <sup>t</sup>	90	1.5	2.6	1,000	7	4.75
SF70P100 <sup>t</sup>	100	1.35	2.4	1,200	7	4.75
SF70PB125	125	1.0	1.7	1,900	7	10
SF70PB150	150	0.83	1.4	2,700	7	10
SF70PB175	175	0.66	1.2	3,600	7	10
SF70PB200	200	0.54	0.94	4,800	7	10
SF70PB250 <sup>t</sup>	250	0.50	0.85	7,500	17	17
SF70PB300 <sup>t</sup>	300	0.37	0.72	11,000	17	17
SF70PB400 <sup>t</sup>	400	0.26	0.47	19,000	17	17
SF70PB500 <sup>t</sup>	500	0.19	0.36	36,000	30	40
SF70PB600 <sup>t</sup>	600	0.15	0.29	59,000	30	40

<sup>(1)</sup> See Figure 3 for RMS current ratings vs. ambient.

<sup>(2)</sup> ± 10% tolerance.

<sup>(3)</sup> At maximum rating shown on Figure 3 @ T<sub>A</sub> = 25°C.

#### DIMENSIONS (See Drawing, Page E-33)

PART NUMBER	A <sup>(1)</sup>		B <sup>(2)</sup>		C <sup>(3)</sup>		D <sup>(4)</sup>		E <sup>(5)</sup>		F <sup>(6)</sup>		G <sup>(7)</sup>		H <sup>(8)</sup>	
	IN.	MM.	IN.	MM.	IN.	MM.	IN.	MM.	IN.	MM.	IN.	MM.	IN.	MM.	IN.	MM.
SF70P10 to 30	2.000	50.8	0.563	14.3	0.609	15.3	—	—	—	—	—	—	—	—	—	—
SF70P35 to 60	4.375	111.1	3.625	92.1	2.750	69.9	0.818	20.8	0.125	3.18	0.719	18.3	0.344	8.74	0.406	10.35
SF70P70 to 100	4.406	111.9	3.656	92.9	2.800	63.5	0.947	24.1	0.125	3.18	0.750	19.1	0.313	8.0	0.375	9.53
SF70PB125 to 200	5.063	128.6	4.032	102.4	2.760	70.1	1.50	38.1	0.250	6.30	1.00	25.4	0.433	11.0	0.592	14.80
SF70PB250 to 400	5.063	128.6	4.082	103.7	2.780	70.1	2.00	50.9	0.250	6.30	1.50	38.1	0.433	11.0	0.592	14.80
SF70PB500 to 600	6.630	168	5.125	130	2.844	72.2	2.50	63.6	0.375	9.53	2.00	50.9	0.531	13.48	0.720	18.30

<sup>(1)</sup> Tolerance is ± 1.6 mm (± 0.062 in.)

<sup>(2)</sup> Tolerance is ± 0.4 mm (± 0.016 in.)

<sup>t</sup> These fuses are available with I1000 fuse indicators already fitted, for dimensional details refer to page E-67. For electrical, thermal and mechanical specifications on I1000 refer to page E-66.

To complete part number add prefix "I" e.g. ISF70P600.




Fig. 1 — Melting Time Vs. Current




Fig. 2 — Pre-Loaded Melting Time Vs. Current




Fig. 3 — Maximum RMS Continuous Current  
Vs.  
Ambient Temperature








Fig. 4 — Peak Let-Through Current Vs. Fault Current —  
For Fuses Rated 10 to 90 Amperes

SF70P and SF70PB Series




INTERNATIONAL RECTIFIER 





INTERNATIONAL RECTIFIER

SF70P and SF70PB Series






Fig. 12 — Maximum Arc Voltage Characteristics




Fig 13 — Maximum DC Voltage Rating Vs. Circuit L/R

### dc electrical characteristics CD4011BC, CD4011BM

$T_A = 25^\circ\text{C}$ , Input  $t_i = 20$  ns,  $C_L = 50 \mu\text{F}$ ,  $R_L = 200\text{k}$ . Typical Temperature Coefficient is  $0.3\%/\text{ }^\circ\text{C}$ .

PARAMETER	CONDITIONS	TYP	MAX	UNIT
$t_{PHL}$	$V_{DD} = 5\text{V}$	120	260	ns
	$V_{DD} = 10\text{V}$	50	100	ns
	$V_{DD} = 15\text{V}$	35	70	ns
$t_{PLH}$	$V_{DD} = 5\text{V}$	85	260	ns
	$V_{DD} = 10\text{V}$	40	100	ns
	$V_{DD} = 15\text{V}$	30	70	ns
$t_{THL}, t_{TLH}$	$V_{DD} = 5\text{V}$	80	200	ns
	$V_{DD} = 10\text{V}$	50	100	ns
	$V_{DD} = 15\text{V}$	30	80	ns
$C_{IN}$	Average Input Capacitance	1.5	7.5	$\text{pF}$
$C_{PD}$	Power Dissipation Capacity	Any Gate	14.	$\text{mW}$

### typical performance characteristics




FIGURE 1. Typical Transfer Characteristics




FIGURE 2. Typical Transfer Characteristics




FIGURE 3. Typical Transfer Characteristics




FIGURE 4. Typical Transfer Characteristics




FIGURE 5. Typical Transfer Characteristics




FIGURE 6. Typical Transfer Characteristics

## absolute maximum ratings (Notes 1 and 2)

Voltage at Any Pin      VDD = 5V to VDD + 0.5V  
 Package Dissipation      500 mW  
 VDD Range      -0.5VDC to +18 VDC  
 Storage Temperature      -65°C to +125°C  
 Lead Temperature (Soldering, 10 seconds)      260°C

## operating conditions

Operating VDD Range  
 Operating Temperature Range  
 CD4011BM, CD4011B  
 CD4011B, CD4011B

## dc electrical characteristics (unless otherwise specified)

PARAMETER	TEST CONDITIONS	TYPICAL			MAXIMUM		
		-55°C	25°C	70°C	-55°C	25°C	70°C
I <sub>DD</sub>	Output Drive Current	VDD = 5V, VO = 0.5V VDD = 10V VDD = 15V	0.20 0.30 1.0	0.004 0.006 0.008	0.75 0.50 1.5	0.25 0.20 0.30	0.25 0.20 0.30
V <sub>OL</sub>	Low Level Output Voltage	VDD = 5V VDD = 10V, IO < 1mA VDD = 15V	0.05 0.05 0.05	0 0 0	0.06 0.06 0.06	0.06 0.06 0.06	0.06 0.06 0.06
V <sub>OH</sub>	High Level Output Voltage	VDD = 5V VDD = 10V VDD = 15V	4.95 9.95 14.95	4.95 9.95 14.95	5 10 15	4.95 9.95 14.95	5 10 15
V <sub>IL</sub>	Low Level Input Voltage	VDD = 5V, VO = 4.5V VDD = 10V, VO = 8.5V VDD = 15V, VO = 12.5V	1.0 2.0 3.0	1 2 3	1.0 2.0 3.0	1.0 2.0 3.0	1.0 2.0 3.0
V <sub>IH</sub>	High Level Input Voltage	VDD = 5V, VO = 0.5V VDD = 10V, VO = 1.5V VDD = 15V, VO = 2.5V	2.0 7.0 11.0	2.0 7.0 11.0	2.0 7.0 11.0	2.0 7.0 11.0	2.0 7.0 11.0
I <sub>OL</sub>	Low Level Output Current	VDD = 5V, VO = 0.5V VDD = 10V, VO = 0.5V VDD = 15V, VO = 1.5V	0.04 1.8 4.2	0.01 1.2 3.7	0.08 2.26 5.0	0.08 0.5 3.4	0.08 0.5 3.4
I <sub>OH</sub>	High Level Output Current	VDD = 5V, VO = 4.5V VDD = 10V, VO = 8.5V VDD = 15V, VO = 12.5V	-0.04 -1.0 -4.2	-0.01 -1.2 -3.4	-0.08 -2.26 -5.0	-0.08 -0.5 -3.4	-0.08 -0.5 -3.4
I <sub>IN</sub>	Input Current	VDD = 15V, V <sub>IN</sub> = 0V VDD = 15V, V <sub>IN</sub> = 10V	-0.10 0.10	-10 <sup>-5</sup> 10 <sup>-5</sup>	-0.10 0.10	-10 <sup>-5</sup> 10 <sup>-5</sup>	-10 <sup>-5</sup> 10 <sup>-5</sup>

Note 1: "absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. Except for "Operating Temperature Range", they do not imply that the device should be operated at these limits. The table of "Electrical Characteristics" provides conditions for actual device operation.

Note 2: All voltages measured with respect to V<sub>SS</sub> unless otherwise specified.

## SERBIULA

INGENIERIA



# National Semiconductor

# **CD4001BM/CD4001BC Quad 2-Input NOR Buffered B Series Gate**

## **CD4011BM/CD4011BC Quad 2-Input NAND Buffered B Series Gate**

#### General description

These mixed terms are algorithmic semi-empirical models that incorporate atomic coordinates with  $\chi^2$ -based refinement to provide geometry. They have several degrees and sites, overlap the grid, provide for constrained minimization of  $\chi^2$ , fit electron density, and have automated features which improve precision characteristics by providing very high resolution.

All moves are protected against static discharge with respect to V<sub>DD</sub> and V<sub>SS</sub>.

### **features**


2015-07-10 10:45:00

10. The following table shows the number of hours worked by each employee.

*Journal of International Cooperatives*, Vol. 1, No. 1, January 1970


b Maximum input current (mA at 10V over full temp.)

#### **schematic and connection diagrams**




$\Delta = A + B$

All inputs powered by standard CMOS  
powering circuit.




1/4 of devices shown  
 $\Sigma = \overline{A} + B$   
Logical "1" = High  
Logical "0" = Low

[www.ncbi.nlm.nih.gov](http://www.ncbi.nlm.nih.gov)





• [View Source](#)



**Characteristics**  
 $8 \leq V_S \leq 18 \text{ V}$ ,  $-25^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$ ,  $f = 50 \text{ Hz}$ 

Description	Symbol	Test circuit	min	$f = 50 \text{ Hz}$	max	Unit
Long pulse switch-over pin 13	$V_{13 \text{ H}}$	1	3.5	2.5	2	V
switch-over of S 8	$V_{13 \text{ L}}$	1		2.5	10	V
Short pulse at output	$I_{13 \text{ H}}$	1			100	μA
Long pulse at output	$-I_{13 \text{ L}}$	1	45	65	100	μA
Input current	$V_{13} = 8 \text{ V}$					
$V_{13} = 1.7 \text{ V}$	$V_{13} = 1.7 \text{ V}$					
Output pins 2, 3, 4, 7	$I_{CE0}$	2.6		10	μA	
Reverse current	$V_{2 \text{ -- } V_3}$	2.6	0.1	0.4	2	V
Saturation voltage	$I_{CE1}$	2.6				
$I_C = 2 \text{ mA}$						
Outputs pin 14, 15	$V_{14/15 \text{ H}}$	3.6	$V_S - 3$	$V_S - 2.5$	$V_S - 1.0$	V
H output voltage	$V_{14/15 \text{ L}}$	2.6	0.3	0.8	2	V
$I_O = 250 \text{ mA}$	$I_D$	1	20	30	40	μA
$I_O = 2 \text{ mA}$	$t_p$	1	530	620	760	μs/nF
Pulse width (short pulse)						
5.9 open						
Pulse width (short pulse)						
with $C_{12}$						
Internal voltage control	$V_{REF}$	1	2.8	3.1	3.4	V
Reference voltage	$\alpha_{REF}$	1		$2 \times 10^{-4}$	$5 \times 10^{-4}$	1/K
parallel connection of						
ICs possible						
IC of reference voltage						

Pulse extension versus temperature

Output voltage measured to  $+V_S$ 

Attention to flyback times  
 $K = 1:10 \pm 20\%$

Siemens Aktiengesellschaft

311

TCA 7  
TIA 7  
TIA 7  
TIA 7

# TCA 785

TCA 785

## Maximum Ratings

	Symbol	min	max	Unit
Supply voltage	$V_S$	-0.5	18	V
Output current at pin 14, 15	$I_0$	-10	400	mA
Control voltage	$V_C$	-0.5	$V_S$	V
Control voltage	$V_{11}$	-0.5	$V_S$	V
Voltage short-pulse current	$V_{13}$	-0.5	$V_S$	V
Synchronization input current	$I_5$	-200	$\pm 200$	μA
Output voltage at pin 14, 15	$V_0$	$V_S$	V	
Output current at pin 2, 3, 4, 7	$I_0$	10	mA	
Output voltage at pin 2, 3, 4, 7	$V_0$	$V_S$	V	
Junction temperature	$T_j$	-55	125	°C
Storage temperature	$T_{stg}$	-55	125	°C
Thermal resistance system: - air	$R_{th\ SA}$	80	kW	

## Operating Range

	Symbol	min	max	Unit
Supply voltage	$V_S$	8	18	V
Operating frequency	$f$	10	500	Hz
Ambient temperature	$T_A$	-25	85	°C

**Characteristics**  
 $8 \leq V_S \leq 18 \text{ V}; -25^\circ\text{C} \leq T_A \leq +85^\circ\text{C}; f = 50 \text{ Hz}$

Description	Symbol	Test circuit	min	typ	max	Unit
Supply current consumption S1...S6 open $V_{11} = 0 \text{ V}$ $C_{10} = 47 \text{ nF}; R_9 = 100 \text{ k}\Omega$	$I_S$		1	4.5	6.5	10 mA
Synchronization pin 5 Input current $R_2$ varied Offset voltage	$I_{5\ rms}$ $\Delta V_S$		1	30	200	μA mV
Control input pin 11 Control voltage range Input resistance	$V_{11}$ $R_{11}$		1	0.2	15	$V_{10\ max}$ V kΩ
Ramp generator Charge current Max. ramp voltage Saturation voltage at capacitor Hysteresis Smooth return time	$I_{10}$ $V_{10}$ $V_{10}$ $R_9$ $t_1$		10	1000 $V_2 - 2$ 350 300 1	225	μA V mV kΩ μs
Inhibit pin 6 switch-over of pin 7 Outputs disabled Outputs enabled	$V_{6L}$ $V_{6H}$ $I_7$ $I_{6H}$ $-I_{6L}$		1	4	3.3	V
Signal transition time Input current $V_6 = 8 \text{ V}$ Input current $V_6 = 1.7 \text{ V}$	$I_7$ $I_{6H}$ $-I_{6L}$		1	1	5	μs μA μA
Deviation of $I_{10}$ $R_9 = \text{const.}$ $V_2 = 12 \text{ V}; C_{10} = 47 \text{ nF}$ $H_1 = \text{const.}$ $V_1 = 8 \text{ V to } 18 \text{ V}$ Deviation of the ramp voltage between 2 following half-waves, $V_S = \text{const.}$	$I_{10}$		1	-5	5	% %
$\Delta V_{10\ max}$					20	± 1

Type	Ordering Code	Package
TCA 785	Q67000-A2321	P-DIP-16

Three-phase control IC is intended to control thyristors, triacs, and transistors. The trigger outputs can be shifted within a phase angle between  $0^\circ$  and  $180^\circ$ . Typical applications include converter circuits, AC controllers and three-phase current controllers. This IC replaces the previous types TCA 780 and TCA 780 D.

#### Features

- Reliable recognition of zero passage
- Large application scope
- May be used as zero point switch
- LSI compatible
- Three-phase operation possible (3 ICs)
- Output current 250 mA
- Large ramp current range
- Wide temperature range

#### Functional Description

The synchronization signal is obtained via a high-ohmic resistance from the line voltage (voltage  $V_S$ ). A zero voltage detector evaluates the zero passages and transfers them to the synchronization register.

This synchronization register controls a ramp generator, the capacitor  $C_{10}$  of which is charged by a constant current (determined by  $R_9$ ). If the ramp voltage  $V_{10}$  exceeds the control voltage  $V_{11}$  (triggering angle  $\varphi$ ), a signal is processed to the logic. Dependent on the magnitude of the control voltage  $V_{11}$ , the triggering angle  $\varphi$  can be shifted within a phase angle of  $0^\circ$  to  $180^\circ$ .

For every half wave, a positive pulse of approx. 30  $\mu$ s duration appears at the outputs  $Q_1$  and  $Q_2$ . The pulse duration can be prolonged up to  $180^\circ$  via a capacitor  $C_{12}$ . If pin 12 is connected to ground, pulses with a duration between  $\varphi$  and  $180^\circ$  will result.

Outputs  $\bar{Q}_1$  and  $\bar{Q}_2$  supply the inverse signals of  $Q_1$  and  $Q_2$ .

A signal of  $\varphi + 180^\circ$  which can be used for controlling an external logic, is available at pin 3. A signal which corresponds to the NOR link of  $Q_1$  and  $Q_2$  is available at output  $Q_2$  (pin 7).


The inhibit input can be used to disable outputs  $Q_1$ ,  $Q_2$  and  $\bar{Q}_1$ ,  $\bar{Q}_2$ . Pin 13 can be used to extend the outputs  $Q_1$  and  $\bar{Q}_2$  to full pulse length ( $180^\circ - \varphi$ ).

#### Bipolar IC

Pin Configuration		
Pin	Symbol	Function
1	$Q_1$	Output 1
2	$Q_2$	Output 2
3	$\bar{Q}_1$	Output U
4	$\bar{Q}_2$	Output U inverted
5	$V_{SYNC}$	Synchronous voltage
6	I	Inhibit
7	$Q_Z$	Output Z
8	$V_{REF}$	Stabilized voltage
9	$R_9$	Ramp resistance
10	$C_{10}$	Ramp capacitance
11	$V_{11}$	Control voltage
12	$C_{12}$	Pulse extension
13	L	Long pulse
14	$Q_1$	Output 1
15	$Q_2$	Output 2
16	$V_S$	Supply voltage

#### Pin Description

Pin	Symbol	Function
1	$Q_1$	Output 1
2	$Q_2$	Output 2
3	$\bar{Q}_1$	Output U
4	$\bar{Q}_2$	Output U inverted
5	$V_{SYNC}$	Synchronous voltage
6	I	Inhibit
7	$Q_Z$	Output Z
8	$V_{REF}$	Stabilized voltage
9	$R_9$	Ramp resistance
10	$C_{10}$	Ramp capacitance
11	$V_{11}$	Control voltage
12	$C_{12}$	Pulse extension
13	L	Long pulse
14	$Q_1$	Output 1
15	$Q_2$	Output 2
16	$V_S$	Supply voltage



**ANEXO 5**

## MTM/MTP4N45, 50/5N35, 40

### ELECTRICAL CHARACTERISTICS ( $T_c = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Max	Unit
<b>OFF CHARACTERISTICS</b>				
Drain-Source Breakdown Voltage ( $V_{GS} = 0$ , $I_D = 5.0 \text{ mA}$ )	$V_{BDSS}$	350	—	Vdc
MTM5N35 / MTP5N35		400	—	
MTM5N40 / MTP5N40		450	—	
MTM4N45 / MTP4N45		500	—	
MTM4N50 / MTP4N50		—	—	
Zero Gate Voltage Drain Current ( $V_{DS} = 0.85$ Rated $V_{DSS}$ , $V_{GS} = 0$ ) ( $T_J = 100^\circ\text{C}$ )	$I_{DS}$	—	0.28	mAdc
—		—	2.8	
Gate-Body Leakage Current ( $V_{GS} = 20 \text{ Vdc}$ , $V_{DS} = 0$ )	$I_{GSS}$	—	600	nAdc
<b>ON CHARACTERISTICS*</b>				
Gate Threshold Voltage ( $I_D = 1.0 \text{ mA}$ , $V_{DS} > V_{GS}$ ) ( $T_J = 100^\circ\text{C}$ )	$V_{GS(th)}$	2.0	4.8	Vdc
1.8		4.0		
Static Drain-Source On-Resistance ( $V_{GS} = 10 \text{ Vdc}$ , $I_D = 2.5 \text{ Adc}$ )	$R_{DS(on)}$	—	1.0	Ohms
MTM5N35 / MTM5N40		—	1.5	
MTP5N35 / MTP5N40		—	—	
( $V_{GS} = 10 \text{ Vdc}$ , $I_D = 2.0 \text{ Adc}$ )	MTM4N45 / MTM4N50	—	—	
MTP4N45 / MTP4N50		—	—	
Drain-Source On-Voltage ( $V_{GS} = 10 \text{ V}$ ) ( $I_D = 5.0 \text{ Adc}$ )	$V_{DS(on)}$	—	6.2	Vdc
MTM5N35 / MTM5N40		—	8.0	
MTP5N35 / MTP5N40		—	—	
( $I_D = 2.5 \text{ Adc}$ , $T_J = 100^\circ\text{C}$ )	MTM4N45 / MTP4N50	—	—	
MTP4N45 / MTP4N50		—	—	
( $I_D = 4.0 \text{ Adc}$ )	MTM5N35, MTM5N40	—	7.6	
MTP5N35, MTP5N40		—	—	
( $I_D = 2.0 \text{ Adc}$ , $T_J = 100^\circ\text{C}$ )	MTM4N45 / MTM4N50	—	6.0	
MTP4N45 / MTP4N50		—	—	
Forward Transconductance ( $V_{DS} = 15 \text{ V}$ , $I_D = 2.5 \text{ A}$ )	$g_{fs}$	2.0	—	mhos
( $V_{DS} = 15 \text{ V}$ , $I_D = 2.0 \text{ A}$ )		1.6	—	
<b>DYNAMIC CHARACTERISTICS</b>				
Input Capacitance	$C_{iss}$	—	1200	pF
Output Capacitance	$C_{oss}$	—	300	pF
Reverse Transfer Capacitance	$C_{rss}$	—	80	pF
<b>SWITCHING CHARACTERISTICS* (<math>T_J = 100^\circ\text{C}</math>)</b>				
Turn-On Delay Time	$t_{on}$	—	50	ns
Rise Time	$t_r$	—	100	ns
Turn-Off Delay Time	$t_{off}$	—	200	ns
Fall Time	$t_f$	—	100	ns
<b>SOURCE DRAIN DIODE CHARACTERISTICS*</b>				
Characteristic	Symbol	Typ	Unit	
Forward On-Voltage	$V_{SD}$	1.1	Vdc	
Forward Turn-On Time	$t_{on}$	250	ns	
Reverse Recovery Time	$t_{rr}$	420	ns	

\* Pulse Test: Pulse Width  $\leq 300 \mu\text{s}$ , Duty Cycle  $\leq 2\%$

### RESISTIVE SWITCHING

FIGURE 1 — SWITCHING TEST CIRCUIT





FIGURE 2 — SWITCHING WAVEFORMS






**MOTOROLA**

**Designer's Data Sheet**

**N-CHANNEL ENHANCEMENT MODE SILICON GATE  
TMOS POWER FIELD EFFECT TRANSISTOR**

These TMOS Power FETs are designed for high voltage, high speed power switching applications such as switching regulators, converters, solenoid and relay drivers.

- Silicon Gate for Fast Switching Speeds — Switching Time Specified at 100°C
- Designer's Data —  $i_{DSS}$ ,  $V_{DS(on)}$ , SOA and  $V_{GS(th)}$  Specified at Elevated Temperature
- Rugged — SOA is Power Dissipation Limited
- Source-to-Drain Diode Characterized for Use With Inductive Loads



**MAXIMUM RATINGS**

Rating	Symbol	SN35	SN40	MTM or MTP 4N15	4N16	Unit
Drain-Source Voltage	$V_{DSS}$	350	400	400	500	Vdc
Drain-Gate Voltage ( $R_{GS} = 1.0 \text{ M}\Omega$ )	$V_{DGR}$	350	400	400	500	Vdc
Gate-Source Voltage	$V_{GS}$	±20				Vdc
Drain Current Continuous Pulsed	$I_D$ $I_{DM}$	50	12	40	10	Adc
Gate Current - Pulsed	$I_{GM}$	1.5				Adc
Total Power Dissipation @ $T_C = 25^\circ\text{C}$ Derate above $25^\circ\text{C}$	$P_D$	75 0.6				W $^\circ\text{C}$
Operating and Storage Temperature Range	$T_J$ $T_{SG}$	-65 to +150				°C

**THERMAL CHARACTERISTICS**

Thermal Resistance Junction to Case	$R_{JC}$	1.87	C/W
Maximum Lead Temp. for Soldering Purposes: 1.8° from case for 5 seconds	$T_L$	275	°C

**Designer's Data for "Worst Case" Conditions**

The Designer's Data Sheet permits the design of most circuits entirely from the information presented. Limit data — representing device characteristics boundaries — are given to facilitate "worst case" design.

**MTM4N45, MTP4N45  
MTM4N50, MTP4N50  
MTM5N35, MTP5N35  
MTM5N40, MTP5N40**

4.0 and 5.0 AMPERE

**N-CHANNEL TMOS  
POWER FET**

$V_{DS(on)} = 1.5 \text{ OHMS}$

450 and 500 VOLTS

$V_{DR(on)} = 18 \text{ OHMS}$

350 and 400 VOLTS

MTM6N35

MTM6N40

MTM4N45

MTM4N50



CASE 1-05

TO-204AA


(TO-3 TYPE)

MTP6N35

MTP6N40


MTP4N45

MTP4N50



CASE 221A-02

TO-220AB










Diagrama de bloques.



Circuito equivalente.



Encapsulación.



Circuito ICM 7555 funcionando como estabilizadora de frecuencia de oscilación y su variación con la temperatura.

CARACTERÍSTICAS ELÉCTRICAS							
Parámetro	Condiciones de prueba			Min.	Típ.	Máx.	Unidades
Tensión de alimentación	-20 °C TA +85 °C -55 °C TA +125 °C			2 3	— —	18 16	V V
Corriente de alimentación	V(+) = 2 a 18 V TA = 25 °C V(+) = 5, -20 °C TA +85 °C V(+) = 5, -55 °C TA +125 °C				30	120 250 300	μA μA μA
Errores en los tiempos	Círcuito astable $RAF = RB = 100K$						
Precisión inicial	$C = 0,1 \mu F$ ; $V \pm 5 V$ V(+) = 5 V				2	5	%
Variación con la temperatura	V(+) = 10 V V(+) = 15 V V(+) = 5 V				50 5 100		ppm °C ppm °C ppm °C
Variación con V(+)	V(+) = 5 V				1	3	%/V
Tensión de umbral	V(+) = 5 V			0,63	0,66	0,67	V(+)
Tensión de disparo	V(+) = 5 V			0,29	0,33	0,33	V(+)
Corriente de disparo	V(+) = 18 V V(+) = 5 V V(+) = 2 V				50 10 1	500	pA pA pA
Corriente de umbral	V(+) = 18 V V(+) = 5 V V(+) = 2 V				50 10 1	500	pA pA pA
Corriente de reset	$V_{RESET} = MASA$ , V(+) = 18 V V(+) = 5 V V(+) = 2 V				100 20 2	500	pA pA pA
Tensión de reset	V(+) = 18 V V(+) = 2 V			0,4 0,4	0,7 0,7	1 1	V V
Tensión de control	V(+) = 5 V			0,62	0,66	0,69	V(+)
Tensión de salida	Salida baja V(+) = 18 V $I_o = 3,2 mA$ V(+) = 5 V $I_o = 3,2 mA$				0,1 0,15	0,4 0,4	V V

CARACTERÍSTICAS ELÉCTRICAS							
Parámetro	Condiciones de prueba			Min.	Típ.	Máx.	Unidades
	Salida alta V(+) = 18 V $I_o = 2 mA$ V(+) = 5 V $I_o = 2 mA$			17,25 4	17,8 4,5		V V
Tensión de descarga	V(+) = 5 V I descarga = 3,2 mA				0,1	0,4	V
Tiempo de subida del pulso	$R_L = 10 M\Omega$ , $C_L = 10 pF$ , V(+) = 5 V			35	40	75	ns
Tiempo de bajada	$R_L = 10 M\Omega$ , $C_L = 10 pF$ , V(+) = 5 V			35	40	75	ns
Máxima frecuencia	Funcionamiento astable			500			KHz

## ICM 7555

Al igual que el circuito estándar bipolar 555, el ICM 7555 es un circuito creado para generar retardos de tiempo o frecuencias fundamentalmente. En general, las aplicaciones son las mismas, pero la principal ventaja es que este circuito (ICM 7555) está fabricado con tecnología CMOS, por lo cual necesita una corriente de alimentación muy baja, lo que le hace ideal para el diseño de circuito de bajo consumo.

- Una característica muy importante es la inexistencia de picos de corriente durante las transiciones de la salida, circunstancia que no permite utilizar los 555 bipolares en determinadas aplicaciones. Otras características dignas de mención son:
- Corriente de alimentación muy baja.
  - Alta corriente de salida (100mA).
  - Muy baja corriente en los terminales: disparo, umbral y reset.
  - Compatible con TTL.
  - Tensión de alimentación entre 2 y 18V.
  - Diseñado con tecnología CMOS de bajo consumo.
  - Ciclo de trabajo ajustable.
  - Protección contra descargas estáticas en sus terminales.
  - Retardos de tiempo muy estables.

Dissipación máxima: 200 mW.

Temperatura de funcionamiento:

- Tipos comerciales: -20 a +85 °C.
- Tipos militares: -55 a +125 °C.
- Temperatura de almacenamiento: -65 a +150 °C.
- Temperatura de soldadura (máx. 50 seg.): 300 °C.

### Recomendaciones de utilización

Deberá tenerse en cuenta que este integrado está fabricado en la tecnología CMOS, siendo necesario adoptar las precauciones habituales cuando se trabaja con este tipo de circuitos.

Voltajes superiores 0,3 V a V(+) (positivo de alimentación), o menores de -0,3 V a V(-) (negativo de alimentación) pueden destruir el integrado, siendo recomendable alimentarlo en primer lugar, antes de aplicar ninguna otra señal.

Debido a las bajísimas corrientes que necesita el 7555 para su funcionamiento, se pueden y deben emplear componentes de alta impedancia para rebajar el consumo de corriente del montaje al máximo.

### Aplicaciones

En general, el circuito CMOS ICM 7555 pueden sustituir al circuito bipolar 555 en casi todas las aplicaciones.

Principalmente se utiliza en funcionamiento astable, monoestable y otros circuitos derivados de éstos, requiriendo un número mínimo de componentes externos.

El bajo consumo de este circuito lo hace idóneo para el diseño de circuitos alimentados por baterías.

El campo de aplicaciones se amplía, debido a la inexistencia de sobreimpulsos de corriente durante las transiciones de la salida, y permite utilizarlo en aplicaciones en las que esta circunstancia impedia el uso del tipo bipolar, pudiéndose disminuir o eliminar los condensadores de desacoplado de la alimentación.

Tensión de alimentación máxima: 18V.  
Tensión de entrada: Disparo:  $V_{dis} = -0,3 \text{ V} \geq -0,3 \text{ V}$ .  
Tensión de control: Umbral:  $V_{ctrl} = V_{dis} + 0,3 \text{ V} \geq -0,3 \text{ V}$ .  
Corriente de salida máxima:  $I_{out} = 100 \text{ mA}$ .

### Fabricantes

INTERSIL.  
MAXIM.

## CS TIMER • 556


TYPICAL TIMING Specs  $T_A = 25^\circ\text{C}$ ,  $V_{CC} = +5\text{V}$  to  $+15\text{V}$  unless otherwise specified

PARAMETER	TEST CONDITIONS	SE 556			NE 556	
		MIN	TYP	MAX	MIN	TYP
Supply Voltage	$V_{CC} = 5\text{V}$ $R_L = \infty$	4.5	18	4.5	3	3
Supply Current	$V_{CC} = 15\text{V}$ $R_L = \infty$ Low State, Note 1 $R_A, R_B = 1\text{k}\Omega$ to $100\text{k}\Omega$ $C = 0.1\text{\mu F}$ Note 2	10	12	10	10	10
Timing Error (Monostable)						
Initial Accuracy		0.8	2		1	1
Drift with Temperature		30	100		50	50
Drift with Supply Voltage		0.08	0.2		0.1	0.1
Threshold Voltage		2/3			2/3	2/3
Trigger Voltage	$V_{CC} = 15\text{V}$	4.8	5	5.2	5	5
Timing Error (Astable)	$V_{CC} = 5\text{V}$	1.45	1.67	1.9	1.67	1.67
Trigger Current						
Reset Voltage		0.4	0.7	1.0	0.4	0.7
Reset Current			0.1		0.1	0.1
Threshold Current	Note 3		0.1	.25	0.1	0.1
Control Voltage Level	$V_{CC} = 15\text{V}$	9.6	10	10.4	9.0	10
Output Voltage (low)	$V_{CC} = 5\text{V}$	2.9	3.33	3.8	2.6	3.33
	$V_{CC} = 15\text{V}$					
	$I_{SINK} = 10\text{mA}$		0.1	0.15	0.1	0.1
	$I_{SINK} = 50\text{mA}$		0.4	0.5	0.4	0.4
	$I_{SINK} = 100\text{mA}$		2.0	2.2	2.0	2.0
	$I_{SINK} = 200\text{mA}$		2.5			2.5
	$V_{CC} = 5\text{V}$					
	$I_{SINK} = 8\text{mA}$		0.1	0.25		
	$I_{SINK} = 5\text{mA}$					.25
Output Voltage Drop (low)						
	$I_{SOURCE} = 200\text{mA}$		12.5			12.5
	$V_{CC} = 15\text{V}$					
	$I_{SOURCE} = 100\text{mA}$					
	$V_{CC} = 15\text{V}$	13.0	13.3		12.75	13.3
	$V_{CC} = 5\text{V}$	3.0	3.3		2.75	3.3
Rise Time of Output				100		100
Fall Time of Output				100		100

## NOTES

1. Supply Current when output high typically 1mA less.
2. Tested at  $V_{CC} = 5\text{V}$  and  $V_{CC} = 15\text{V}$
3. This will determine the maximum value of  $R_A + R_B$ . For 15V operation, the max total  $R = 20$  megohm.

## EQUIVALENT CIRCUIT (Shown for One Side Only)



## LINEAR INTEGRATED CIRCUITS

## FEATURES

The NE555 monolithic timing circuit is a highly stable integrated circuit capable of producing accurate time delays, or oscillations, over a wide range of frequencies. Additional terminals are provided for triggering and reset if desired. In the time delay mode of operation, the frequency is precisely controlled by one external resistor and one external capacitor. For a stable operation as an oscillator, the free running frequency and the duty cycle are both accurately controlled by two external resistors and one capacitor. The output can be triggered and reset on falling waveforms, and the output structure can source or sink up to 200mA per output.

## APPLICATIONS

TIME DELAYS FROM MICROSECONDS THROUGH HOURS  
OSCILLATORS IN BOTH ASTABLE AND MONOSTABLE MODES

## SWITCHING CIRCUITS

CURRENT OUTPUT CAN SOURCE OR SINK UP TO 200mA

## LOGIC CIRCUITS

OUTPUT CAN DRIVE TTL

TEMPERATURE STABILITY OF 0.005% PER °C

NORMALLY ON AND NORMALLY OFF OUTPUT

## INDICATIONS

TIME DIVISION

TIME GENERATION

TIME DELAY

TIME DELAY GENERATION

TIME MODULATION


TIME DIVISION MODULATION

PULSE DETECTOR

## CIRCUIT DIAGRAM


## PIN CONFIGURATION (Top View)

## T PACKAGE



ORDER PART NOS. 555ST/NE555T

## V PACKAGE



ORDER PART NOS. SE555V/NE555V

## ABSOLUTE MAXIMUM RATING

Supply Voltage

+18V

Power Dissipation

600 mW

Operating Temperature Range

NE555

0°C to +70°C

SE556


-55°C to +125°C

Storage Temperature Range

-65°C to +150°C

Lead Temperature (Soldering, 5" seconds)

+300°C



# TYPES 1N4148, 1N4149, 1N4446 THRU 1N4449 SILICON SWITCHING DIODES

BULLETIN NO. DL-S 73926B, OCTOBER 1966—REVISED MARCH 1973

## FAST SWITCHING DIODES


- Rugged Double-Plug Construction

### Electrical Equivalents:

<del>1N4148</del>	1N914 ... 1N4531	1N4447 ... 1N916A
<del>1N4149</del>	1N916	1N4448 ... 1N914B
1N4446	1N914A	1N4449 ... 1N916B

### mechanical data

Double-plug construction affords integral positive contact by means of a thermal compression bond. Moisture-free stability is ensured through hermetic sealing. The coefficients of thermal expansion of the glass case and the duromer plugs are closely matched to allow extreme temperature excursions. Hot-solder-dipped leads are standard.



\*absolute maximum ratings at 25°C free-air temperature (unless otherwise noted)

$V_{AM,avg}$	Working Peak Reverse Voltage . . . . .	.75V
$P$	Continuous Power Dissipation at (or below) 25°C Free-Air Temperature (See Note 1) . . . . .	500 mW
$T_{S14}$	Storage Temperature Range . . . . .	-65°C to 200°C
$T_L$	Lead Temperature 1/16 inch from Case for 10 Seconds . . . . .	300°C

\*electrical characteristics at 25°C free-air temperature (unless otherwise noted)

PARAMETER	TEST CONDITIONS	1N4148		1N4149		1N4446		1N4447		1N4448		1N4449		UNIT
		MIN	MAX											
$V_{BR}$ Reverse Breakdown Voltage	$I_R = 5 \mu A$	75	75	75	75	75	75	75	75	75	75	75	75	V
	$I_R = 100 \mu A$	100	100	100	100	100	100	100	100	100	100	100	100	V
$I_R$ Static Reverse Current	$V_R = 20 V$	25	25	25	25	25	25	25	25	25	25	25	25	mA
	$V_R = 20 V, T_A = 100^\circ C$													mA
	$V_R = 20 V, T_A = 150^\circ C$	50	50	50	50	50	50	50	50	50	50	50	50	mA
$V_F$ Static Forward Voltage	$I_F = 5 mA$													V
	$I_F = 10 mA$	1	1											V
	$I_F = 20 mA$					1	1							V
	$I_F = 30 mA$													V
	$I_F = 100 mA$											1		V
$C_T$ Total Capacitance	$V_R = 0, f = 1 MHz$	4	2	4	2	4	2	4	2	4	2	4	2	pF

NOTE 1: Derate linearly to 200°C at the rate of 2.85 mW/°C.



\* JEDEC registered data

## TYPES 1N4148, 1N4149, 1N4446 THRU 1N4449 SILICON SWITCHING DIODES


Switching characteristics at 25°C free-air temperature

PARAMETER	TEST CONDITIONS	1N4148		1N4149		1N4446		1N4447		1N4448		1N4449		UNIT
		MIN	MAX											
$t_{rr}$ Reverse Recovery Time	$I_p = 10 \text{ mA}, V_R = 6 \text{ V}, I_f = 1 \text{ mA}, R_L = 100 \Omega$ , See Figure 1	4	4	4	4	4	4	4	4	4	4	4	ns	
$V_{F(\text{rec})}$ Forward Recovery Voltage	$I_p = 50 \text{ mA}, R_L = 50 \Omega$ , See Figure 2									2.5	2.5	2.5	V	

### \*PARAMETER MEASUREMENT INFORMATION





INPUT VOLTAGE WAVEFORM



OUTPUT CURRENT WAVEFORM

FIGURE 1 — REVERSE RECOVERY TIME

- NOTES: a. The input pulse is supplied by a generator with the following characteristics:  $Z_{out} = 50 \Omega$ ,  $t_p \leq 0.5 \text{ ns}$ ,  $I_p = 100 \text{ ns}$ .  
b. The output waveform is monitored on an oscilloscope with the following characteristics:  $t_p \leq 0.6 \text{ ns}$ ,  $Z_{in} = 50 \Omega$ .



10

FIGURE 2 — FORWARD RECOVERY VOLTAGE

- NOTES: c. The input pulse is supplied by a generator with the following characteristics:  $Z_{out} = 50 \Omega$ ,  $t_p \leq 20 \text{ ns}$ ,  $I_p = 100 \text{ ns}$ , PRR = 5 to 100 kHz.  
d. The output waveform is monitored on an oscilloscope with the following characteristics:  $t_p \leq 15 \text{ ns}$ ,  $Z_{in} \geq 1 \text{ M}\Omega$ ,  $C_{in} \leq 5 \text{ pF}$ .

\*JEDEC registered data.

PRINTED IN U.S.A.

TI cannot assume any responsibility for any circuits shown or represent that they are free from patent infringement.

INSTRUMENTS RESERVES THE RIGHT TO MAKE CHANGES AT ANY TIME  
110 INSTITUTE DESIGN AND TO SUPPLY THE BEST PRODUCT POSSIBLE

**TEXAS INSTRUMENTS**  
INCORPORATED

POST OFFICE BOX 5012 • DALLAS, TEXAS 75222



## CD4071BM/CD4071BC Quad 2-Input OR Buffered B Series Gate

## CD4081BM/CD4081BC Quad 2-Input AND Buffered B Series Gate

### general description



These quad gates are monolithic complementary MOS (CMOS) integrated circuits constructed with N and P-channel enhancement mode transistors. They have equal source and sink current capabilities and conform to standard B series output drive. The devices also have buffered outputs which improve transfer characteristics by providing very high gain.

All inputs are protected against static discharge with diodes to V<sub>DD</sub> and V<sub>SS</sub>.


### features

- Low power TTL compatibility, fan out of 10 driving 74L or 1 driving 74LS
- 5V-10V-15V parametric ratings
- Symmetrical output characteristics
- Maximum input voltage 12V at 25°C over full temperature range


### schematic and connection diagrams



CD4071  
Quad 2-Input OR Gate



CD4081  
Quad 2-Input AND Gate



## absolute maximum ratings (Note 1 and 2)

Voltage at Any Pin	-0.5V to V <sub>DD</sub> + 0.5V
Package Dissipation	600 mW
V <sub>DD</sub> Range	-0.5 V <sub>DD</sub> to +18 V <sub>DC</sub>
Storage Temperature	-55°C to +100°C
Lead Temperature (Soldering, 10 seconds)	300°C

## operating conditions

Operating V <sub>DD</sub> Range	3 V <sub>DC</sub> to 15 V <sub>DC</sub>
Operating Temperature Range	-55°C to +125°C
CD4071BM, CD4081BM	-40°C to +85°C

SERBIULA

FDTA

## dc electrical characteristics CD4071BM, CD4081BM (Note 2)

PARAMETER	CONDITIONS	-55°C		+25°C		+125°C		UNITS	
		MIN	MAX	MIN	TYP	MAX	MIN		
IDD	Quiescent Device Current V <sub>DD</sub> = 5V		0.25		0.004	0.25		7.5	mA
	V <sub>DD</sub> = 10V		0.50		0.006	0.50		15	mA
	V <sub>DD</sub> = 15V		1.0		0.008	1.0		30	mA
VOL	Low Level Output Voltage V <sub>DD</sub> = 5V		0.05		0	0.05		0.05	V
	V <sub>DD</sub> = 10V		0.05		0	0.05		0.05	V
	V <sub>DD</sub> = 15V		0.05		0	0.05		0.05	V
VOH	High Level Output Voltage V <sub>DD</sub> = 5V	4.95	4.95	0	4.95		4.95		V
	V <sub>DD</sub> = 10V	9.95	9.95	10	9.95		9.95		V
	V <sub>DD</sub> = 15V	14.95	14.95	15	14.95		14.95		V
VIL	Low Level Input Voltage V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.5V		1.5		2	1.5		1.5	V
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 1.0V		3.0		4	3.0		3.0	V
	V <sub>DD</sub> = 15V, V <sub>O</sub> = 1.5V		4.0		5	4.0		4.0	V
VIH	High Level Input Voltage V <sub>DD</sub> = 5V, V <sub>O</sub> = 4.5V	3.5	3.5	3	3	3.5			V
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 9.0V	7.0	7.0	8	7.0	7.0			V
	V <sub>DD</sub> = 15V, V <sub>O</sub> = 13.5V	11.0	11.0	8	11.0	11.0			V
IOL	Low Level Output Current V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.4V	0.64	0.64	0.51	0.68	0.38			mA
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 0.5V	1.6	1.6	1.2	2.25	0.9			mA
	V <sub>DD</sub> = 15V, V <sub>O</sub> = 1.5V	4.2	3.4	8.8	2.4				mA
IOH	High Level Output Current V <sub>DD</sub> = 5V, V <sub>O</sub> = 4.8V	-0.64	-0.64	-0.51	-0.68	-0.26			mA
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 8.8V	-1.6	-1.6	-1.2	-2.25	-0.9			mA
	V <sub>DD</sub> = 15V, V <sub>O</sub> = 13.5V	-4.2	-3.4	-8.8	-2.4				mA
VIN	Input Current V <sub>DD</sub> = 15V, V <sub>IN</sub> = 0V		-0.10		-10 <sup>-6</sup>	-0.10		-1.0	mA
	V <sub>DD</sub> = 15V, V <sub>IN</sub> = 15V		0.10		10 <sup>-6</sup>	0.10		1.0	mA

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. Except for "Operating Temperature Range", they are not meant to imply that the device should be operated at these limits. The table of "Electrical Characteristics" provides conditions for actual device operation.

Note 2: All voltages measured referenced to V<sub>GND</sub> unless otherwise specified.